Noticias

Descripción de la tecnología del substrato de IC
Se llama un tablero del portador de IC. Un substrato usado para empaquetar los microprocesadores desnudos de IC.
efecto:
(1) chips CI del semiconductor que llevan.
(2) los circuitos internos se arreglan para conducir la conexión entre el microprocesador y la placa de circuito.
(3) protege, fija y apoya los chips CI y proporciona los canales de la disipación de calor. Es un producto intermedio que comunica entre el microprocesador y el PWB.
Nacimiento: mediados de los 90. Su historia es menos de 20 años. Las nuevas formas de empaquetado de alta densidad del circuito integrado (IC) representadas por BGA (arsenal de la rejilla de la bola) y CSP (Chip Scale Packaging) han salido, dando por resultado un nuevo portador necesario para empaquetar - substrato de empaquetado de IC.
* historia del desarrollo de semiconductores: paquete de sistema electrónico del → del paquete de la escala del microprocesador del → del paquete de la superficie del → del montaje del por-agujero del → del transistor del → del tubo (SMT) (CSP, BGA) (SORBO)
la tecnología *Printed del tablero y de semiconductor es interdependiente, se cierra, penetra, y coopera de cerca. Solamente el PWB puede realizar el aislamiento eléctrico y la conexión eléctrica entre los diversos microprocesadores y componentes, y proporciona las características eléctricas requeridas.
Capas técnicas de los parámetros, 2-10 capas; grueso de la placa, generalmente 0.1-1.5m m;
Micrón mínimo del grueso tolerance*0 de la placa; abertura mínima, a través del agujero 0.1m m, agujero micro 0.03m m;
línea anchura/espaciamiento, 10~80 micrones del *Minimum;
anchura del anillo del *Minimum, 50 micrones;
tolerancia del *Outline, 0~50 micrones;
vias ciegos *Buried, impedancia, resistencia enterrada y capacitancia; capa del *Surface, Ni/Au, oro suave, oro duro, níquel/paladio/oro, etc.;
tamaño del *Board, ≤150*50mm (solo tablero del portador de IC);
Es decir, el tablero del portador de IC requiere una cuenta de perno más fina, de alta densidad, alta, el pequeño volumen, agujeros más pequeños, discos, y alambres, y una capa ultrafina de la base. Por lo tanto, es necesario tener tecnología exacta de la alineación de la capa intermediaria, la línea tecnología de la imagen, la tecnología de electrochapado, la tecnología de perforación, y tecnología del tratamiento de superficie. Requisitos más altos se proponen en todos los aspectos a la confiabilidad de producto, equipo y los instrumentos, los materiales y gestión de producción. Por lo tanto, el umbral técnico del substrato de IC es alto, y la investigación y desarrollo no es fácil.
Dificultades técnicas comparadas con la fabricación tradicional del PWB, las dificultades técnicas que los substratos de IC tienen que superar:
(1) la tecnología de fabricación del tablero de base el tablero de base es fina y fácil de deformar, especialmente cuando el grueso del tablero es el ≤ 0.2m m, la tecnología de proceso tal como la estructura del tablero, la extensión y la contracción del tablero, los parámetros de la laminación, y la necesidad del sistema de colocación de la capa intermediaria de hacer brechas, para alcanzar control eficaz estupendo del alabeo del tablero de base y del grueso finos de la laminación.
(2) tecnología microporosa
el *Including: proceso igual abierto de la ventana, proceso micro del agujero ciego de la perforación del laser, cobrizado del agujero ciego y proceso de relleno del agujero.
el *Conformalmask es una remuneración razonable para la abertura de agujero ciego del laser, y la abertura y la posición del agujero ciego son definidas directamente por la ventana de cobre abierta.
*Indices implicados en la perforación del laser de micro-agujeros: forma del agujero, ratio de abertura superior y más bajo, aguafuerte lateral, saliente de la fibra de vidrio, residuo del pegamento en la parte inferior del agujero, etc.
los *Indices implicados en el cobrizado del agujero ciego incluyen: capacidad de relleno del agujero, vacíos del agujero ciego, depresiones, y confiabilidad del cobrizado.
*Currently, el tamaño del poro de microporos es 50~100 micrones, y el número de agujeros apilados alcanza 3, 4, y 5 órdenes.
(3) formación de modelo y tecnología del cobrizado
tecnología y control de la remuneración del *Line; línea fina tecnología de producción; tecnología del control de la uniformidad del grueso del cobrizado; línea fina tecnología del control de la micro-erosión.
la línea actual anchura del *The y los requisitos de espaciamiento son 20~50 micrones. La uniformidad del grueso del cobrizado se requiere ser 18*microns, y la uniformidad que graba al agua fuerte es el ≥90%.
(4) el process* de la máscara de la soldadura incluye proceso del agujero de enchufe, tecnología de la impresión de la máscara de la soldadura, el etc.
la diferencia de la altura del *The entre la superficie de la máscara de la soldadura del tablero del portador de IC es menos de 10 micrones, y la diferencia superficial de la altura entre la máscara de la soldadura y el cojín no es más de 15 micrones.
(5) tecnología del tratamiento superficial
* uniformidad del grueso del chapado del níquel/en oro; chapado en oro suave y proceso duro del chapado en oro en la misma placa; tecnología de proceso del paladio/en oro del chapado del níquel/.
* capa de la superficie de Lineable, tecnología selectiva del tratamiento superficial.
(6) tecnología de prueba de la prueba de la confiabilidad de la capacidad y de producto
* equipado de un lote de equipo de prueba/de instrumentos diferentes de fábricas tradicionales del PWB.
*Master la tecnología de prueba de la confiabilidad que es diferente las convencionales.
(7) tomado junto, hay más de diez aspectos de la tecnología de proceso implicada en la producción de substratos de IC
Remuneración dinámica gráfica; proceso de electrochapado gráfico para la uniformidad del grueso del cobrizado; control material de la extensión y de la contracción en el proceso entero; proceso del tratamiento superficial, electrochapado selectivo del oro suave y del oro duro, níquel/paladio/tecnología de proceso del oro;
* producción de la hoja del tablero de base;
tecnología de la detección de la confiabilidad del *High; proceso micro del agujero;
*If el micronivel de amontonamiento 3, 4, 5, el proceso de producción;
laminaciones del *Multiple; ≥ de la laminación 4 veces; ≥ de perforación 5 veces; ≥ de electrochapado 5 veces. formación y aguafuerte de modelo del *Wire;
sistema de la alineación de la precisión del *High;
proceso del agujero de enchufe de la máscara del *Solder, proceso micro de electrochapado del agujero del terraplén;
Clasificación del tablero del portador de IC
distinguido empaquetando
(1) tablero del portador de BGA
*BallGridAiry, su abreviatura inglesa BGA, paquete esférico del arsenal.
el tablero del *The de este tipo de paquete tiene la buena disipación de calor y funcionamiento eléctrico, y el número de pernos del microprocesador puede ser aumentado grandemente. Se utiliza en los paquetes de IC con un pincount de más de 300.
(2) tablero del portador de CSP
*CSP es la abreviatura del chipscale que empaqueta, empaquetado de la escala del microprocesador.
el *It es un paquete monopastilla, ligero y pequeño, y su tamaño del paquete casi es lo mismo tan o levemente más grande que el tamaño de IC sí mismo. Se utiliza en productos de memoria, productos de la comunicación, y productos electrónicos con una pequeña cantidad de pernos.
(3) portador de microprocesador de tirón
El inglés de los *Its es FlipChip (FC), que es un paquete en el cual el frente del microprocesador se mueve de un tirón (tirón) y está conectado directamente con el tablero del portador con los topetones.
Este tipo de tablero del portador tiene las ventajas de interferencia baja de la señal, de la pérdida baja del circuito de la conexión, del buen funcionamiento eléctrico, y de la disipación de calor eficiente.
(4) módulo del Multi-microprocesador
*English es el Multi-microprocesador (MCM), chino se llama módulo de Multi-Microprocesador (microprocesador). Los microprocesadores múltiples con diversas funciones se colocan en el mismo paquete.
los *This son la mejor solución para que los productos electrónicos sean radio ligera, fina, corta, y menos que de alta velocidad. Para los ordenadores centrales de gama alta o los productos electrónicos del funcionamiento especial.
el *Because allí es microprocesadores múltiples en el mismo paquete, no hay solución completa para interferencia de la señal, la disipación de calor, el diseño de circuito fino, el etc., y es un producto que se está convirtiendo activamente.
Según propiedades materiales
(1) tablero rígido del portador del paquete del tablero
substrato de empaquetado orgánico del *Rigid hecho de la resina de epoxy, de la resina de BT, y de la resina de ABF. Su valor de la salida es la mayoría de los substratos de empaquetado de IC. CTE (coeficiente de extensión termal) es 13 a 17 ppm/°C.
(2) tablero del portador del paquete de FPC
el substrato del paquete del *The de la materia prima flexible hecha de la resina del pi (polyimide) y del PE (poliéster), CTE es 13~27ppm/℃.
(3) substrato de cerámica
* los substratos del paquete se hacen de materiales de cerámica tales como alúmina, nitruro de aluminio, y carburo de silicio. El CTE es muy pequeño, 6-8ppm/℃.
Distinga por tecnología conectada
(1) tablero del portador de la vinculación del alambre
el alambre del *Gold conecta IC y el tablero del portador.
(2) tablero del portador de la ETIQUETA
Vinculación *TAB-TapeAutomated, producción de empaquetado de la vinculación automática de la cinta y del carrete. los pernos internos del *The del microprocesador se interconectan con el microprocesador, y los pernos externos están conectados con el tablero del paquete.
(3) portador de la vinculación del microprocesador de tirón
el *Filpchip, da vuelta a la oblea al revés (Filp), y entonces conectar directamente con el tablero del portador bajo la forma de topar (el topar).